FFT原理及Verilog实现：从数学推导到FPGA工程落地

1. 蝶形运算单元 (Butterfly Unit)

这是FFT的核心计算单元。以基2-FFT为例，一个蝶形运算涉及两个输入数据A和B，以及一个旋转因子W。

// 简化版复数蝶形运算示例
module butterfly_2pt (
    input wire clk,
    input wire rst_n,
    input wire [DATA_WIDTH-1:0] re_a, im_a,
    input wire [DATA_WIDTH-1:0] re_b, im_b,
    input wire [TW_WIDTH-1:0] re_w, im_w,
    output reg [DATA_WIDTH-1:0] re_out_a, im_out_a,
    output reg [DATA_WIDTH-1:0] re_out_b, im_out_b
);
    // 中间变量，防止位宽溢出
    wire [DATA_WIDTH+TW_WIDTH:0] prod1, prod2;
    // 复数乘法: B  W
    assign prod1 = re_b  re_w + im_b  im_w; // 实部
    assign prod2 = re_b  im_w - im_b  re_w; // 虚部
    // 蝶形运算: A + BW 和 A - BW
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            re_out_a <= 0; im_out_a <= 0;
            re_out_b <= 0; im_out_b <= 0;
        end else begin
            re_out_a <= re_a + prod1[DATA_WIDTH+TW_WIDTH-1:TW_WIDTH];
            im_out_a <= im_a + prod2[DATA_WIDTH+TW_WIDTH-1:TW_WIDTH];
            re_out_b <= re_a - prod1[DATA_WIDTH+TW_WIDTH-1:TW_WIDTH];
            im_out_b <= im_a - prod2[DATA_WIDTH+TW_WIDTH-1:TW_WIDTH];
        end
    end
endmodule
                        

2. 控制逻辑 (Control Unit)

控制逻辑是FFT的大脑，负责生成读写地址、控制数据流向、管理流水线级数以及判断运算是否完成。它通常是一个有限状态机（FSM）。

• 地址生成： 需要实现位反转（Bit-Reversal）逻辑，确保输入或输出数据的正确顺序。
• 级数控制： 跟踪当前的运算级数（Stage）和蝶形单元索引（Butterfly Index）。
• 旋转因子ROM： 根据当前级数和索引，从ROM中读取对应的旋转因子。

⚡ 窗函数效应 (Windowing)

直接对信号进行FFT相当于加了一个矩形窗，会导致频谱泄漏（Spectral Leakage）。网友们常讨论如何选择汉宁窗（Hanning）、汉明窗（Hamming）或布莱克曼窗（Blackman）来抑制旁瓣，提高频谱分析的准确性。在Verilog中，通常需要在FFT前级联一个乘法器阵列来实现窗函数。

⚙️ 溢出与动态范围

FFT运算中，中间结果可能会超出定点数的表示范围，导致溢出。网友们分享了多种溢出检测方法，包括使用保护位（Guard Bits）和饱和算术（Saturation Arithmetic）。理解“处理增益”（Processing Gain）对于设置合适的量化位宽至关重要。

? 频谱校准与相位校正

由于硬件量化误差和FIR滤波器群延迟的影响，FFT输出的频谱幅度和相位可能会有偏差。高级应用中，需要进行频谱校正算法（如插值算法）来提高频率估计精度，这在雷达测距中尤为重要。

? 逆FFT (IFFT) 实现

通信系统的接收端通常需要IFFT。有趣的是，IFFT的算法结构与FFT几乎完全相同，只需将旋转因子的指数取反，并在最后对结果进行N点归一化即可。因此，硬件设计上可以实现FFT/IFFT共用同一套逻辑，节省资源。